Vérification : Hier, en analysant le code noyau de TileKernels, j'ai déduit l'architecture V4, avec trois éléments clés confirmés et un manquant.

Selon la surveillance Beating, après la publication de la bibliothèque de noyaux TileKernels open source de DeepSeek hier, nous avons déduit la composante architecturale centrale de V4 à partir des noyaux de production inclus dans la bibliothèque. Aujourd’hui, la fiche modèle V4 a été publiée, et la vérification étape par étape est la suivante :

mHC (Hyper-connexion à contrainte de manifold) : Hier, la supposition était que V4 n’utilisait pas HyperConnection brut en octets, mais le mHC amélioré par DeepSeek. La fiche modèle confirme que V4 utilise des Hyper-Connections à contrainte de manifold, ce qui est correct. Architecture MoE et routage des experts Top-k : Hier, TileKernels comprenait des noyaux complets de distribution et de collecte MoE, la fiche modèle confirme que V4 est un modèle MoE, ce qui est correct. Précision hybride FP4+FP8 : Hier, la bibliothèque comprenait des noyaux quantifiés FP4 et FP8, la fiche modèle confirme que les poids sont stockés en hybride FP4+FP8, ce qui est correct.

La seule qui n’a pas été confirmée est Engram (module de mémoire conditionnelle). Hier, nous avions déjà noté que la spécification V4 révélée par Yifan Zhang ne mentionnait pas Engram, laissant une marge de manœuvre dans la formulation. La fiche modèle V4 ne mentionne pas non plus Engram.

La fiche modèle révèle également de nouveaux composants non abordés par TileKernels : le mécanisme d’attention hybride (CSA + HCA) est au cœur de l’amélioration de l’efficacité du contexte long de V4, avec une inference à 1 million de contexte utilisant seulement 27 % des FLOPs de V3.2 et un cache KV réduit à 10 % ; l’entraînement utilise désormais l’optimiseur Muon.